LPDDR5 主要功能

与 LPDDR4/4X DRAM 相比,LPDDR5 DRAM 支持高达 6400 Mbps 的数据速率和在更低的工作电压(VDD 的 1.05/0.9V 和 I/O 的 0.5/0.35V)下支持更大的设备尺寸(每个通道 2Gb 至 32Gb)。表 1 显示了 LPDDR5 和 LPDDR4 DRAM 之间的比较:

  LPDDR5 DRAM LPDDR4 DRAM

设备大小

  • 2Gb 至 32Gb(每通道)
  • 4、8 和 16 bank 设备
  • 1k、2k 和 4k 页大小
  • 2Gb 至 16Gb(每通道)
  • 8 bank 设备
  • 2k 页大小

速度

  • 最高 6400 Mbps
  • 最高 4266 Mbps

电压

  • 8V DRAM 阵列
  • 05V / 0.9V 内核
  • 0.5V / 0.3 V I/O
  • 8V DRAM 阵列
  • 1V 内核
  • 1.1V / 0.6V I/O

表格 1:LPDDR5 对比 LPDDR4/4X DRAM

 

LPDDR5 DRAM 可通过 DVS 支持两种内核和 I/O 电压:在较高频率下运行电压分别为 1.05V 和 0.5V,在较低频率下运行电压分别为 0.9V 和 0.3V。因此,LPDDR5 DRAM 支持内核和 I/O 电压的 DVS。

LPDDR5 的其他关键功能包括用于命令/地址 (C/A) 时钟 (CK) 的新型可扩展时钟架构,以简化 SoC 时序收敛;灵活的 DRAM 存储库架构模式,可根据流量模式实现最佳性能;决策反馈均衡器 (DFE) 以增加 DRAM 上的写入数据的余量,写入 X 功能可以节省功耗,以及链接 ECC 以增强存储器通道 RAS。以下部分将详细说明每个功能。

 

用于简化时序收敛的新型可扩展时钟架构

C/A CK 通常以与所有先前 LPDDR 标准(LPDDR4/4X 及更早的标准)中的数据选通 (DQS) 相同的频率运行。这种时钟方案给 DRAM C/A 通道和 SoC 时序收敛都带来了巨大压力,因为 CK 是存储器通道上 C/A 通道的参考,并且 SoC 中的存储控制器通常以 CK 频率的一半,采用 DFI 1:2 比率模式在 DDR PHY 接口上运行。例如,LPDDR4/4X 的速度为 4267 Mbps,CK 和 DQS 的运行频率为 2133 MHz,而 C/A 的数据速率为 2133 Mbps,控制器时钟的运行频率为 1066 MHz。

这样的时钟方案无法以 LPDDR5 速度扩展。因此,LPDDR5 采用了新的时钟方案,其中 CK 以高于 3200 Mbps 的速度,按照数据选通频率的四分之一运行,而以低于 3200 Mbps 的速度,按照数据选通频率的一半运行。因此,即使在 6400 Mbps 的速率下,该时钟方案也要求 CK 仅以 800 MHz 的频率运行。这样可以降低 C/A 的运行速度(以 1600 Mbps 的速度运行,因为 C/A 可以在 LPDDR5 的 CK 速率的上升端和下降端(例如 DDR 类型)上都进行转换),从而大大提高了 C/A 通道的余量。同样,CK 减速使 SoC 不仅可以更有效地收敛时序,而且还可以提供更高的性能,因为控制器现在可以在 800 MHz 的 DFI 1:1 比率下工作。此外,LPDDR5 不支持传统的双向数据选通架构,而是引入了两个单向数据选通:用于写入操作的写入时钟 (WCK) 和用于读取操作的可选读取时钟 (RDQS)。系统可以选择无选通或单端选通来以较低的速度进行读取,同时节省功耗,当要想达到高速时,就需要采用差分选通 (RDQS/RDQS#)。

 

保证通道稳定性的单抽头 DFE

判决反馈均衡器 (DFE) 减少了对接收数据的符号间干扰 (ISI),从而提高了接收数据的余量。先前检测到的符号出现在正在检测的当前符号上,就会引发 ISI。LPDDR5 DRAM 将具有单抽头 DFE,以提高写入数据的余量,从而增强存储通道的稳定性。

 

Write X 降低功耗

Write X 是一种省电功能,允许系统将特定的位模式(例如全零模式)转变成连续的存储器位置,而无需切换通道上的 DQ 位。

 

用于防止通道噪声引起的错误的 Link ECC

Link ECC 可以恢复通道中发生的单比特传输错误。该数据与 ECC 一起由控制器发送到 LPDDR5 DRAM,并且在接收到数据/ECC 后,DRAM 会生成 ECC 并检查接收到的 ECC 是否相同。在将数据写入存储器阵列之前,任何单比特错误都将得到纠正。因此,Link ECC 是适合高速的强大 RAS 功能,可防止通道噪声引起的错误。

 

突发长度为 16 或 32 拍的灵活存储库架构

LPDDR5 DRAM 通过支持三种模式(Bank-Group 模式(4 个 Bank,4 Bank-Group),8 Bank 和 16 Bank)而具有灵活的存储库架构,供用户根据其流量模式选择。Bank-Group 模式适用于高于 3200 Mbps 的速度,并允许 16 和 32 拍的突发长度。8 Bank 模式支持突发长度为 32 拍的所有速度,而 16 Bank 模式则支持突发长度为 16 或 32 拍的 3200 Mbps 以下的速度。

 

用于进一步节约功耗的 3 种 FSP

与支持 C/A 和 DQ 的 2 个频率设定点 (FSP) 的 LPDDR4/4X DRAM 不同,LPDDR5 DRAM 具有用于 C/A 和 DQ 的 3 个 FSP。这使控制器能够以最少的切换时间快速切换三个频率,以实现最佳的功耗节约效果。如前所述,DFS 与 DVS 的结合使 LPDDR5 DRAM 成为对功耗敏感的应用的理想选择。

 

转自https://www.synopsys.com/zh-cn/designware-ip/technical-bulletin/key-features-about-lpddr5.html


深圳市千兆科科技有限公司

深圳市千兆科科技有限公司一直致力于将世界先进的测试技术带到科技的各个领域

关于我们


© 千兆科科技 版权所有。 | 粤ICP备17152948号 | 网站地图 | 技术支持:野草工作室